GPU 并行架构

GPU 为吞吐量而设计：芯片大部分面积是成千上万个着色器核心，而不是缓存和控制逻辑。它靠在大量线程组 (warp/wavefront) 之间快速切换来隐藏访存延迟，用 SIMD 让一组线程锁步执行同一条指令。理解占用率和线程分歧，是写出高效着色器的关键。

CPU 和 GPU 的不同思路

所有处理器都要面对延迟：数据离处理器越远，等待越久，等待时处理器就停顿 (stall)。

	CPU	GPU
优化目标	处理各种数据结构和大型代码，降低单线程延迟	吞吐量：单位时间处理尽可能多的数据
芯片面积主要用于	快速本地缓存、控制逻辑	大量着色器核心
避免停顿的方式	分支预测、指令重排、寄存器重命名、缓存预取	切换到其他线程组继续工作
单个核心的延迟	低	明显更高

GPU 是流处理器：依次处理一批批相似的数据（顶点、像素），每次调用尽量彼此独立，不依赖邻居的信息，也不共享可写内存。

延迟隐藏：切换而不是等待

假设 2000 个片元要运行像素着色器，只有一个着色器处理器：

执行第 1 个片元，做几次寄存器运算，没有停顿；
遇到纹理读取，访存要几百到几千个时钟周期；
不等待，立刻切换到第 2 个片元（每个片元有自己的寄存器，切换几乎没有开销）；
依次处理完所有片元后回到第 1 个，此时纹理数据已经返回，继续执行。

单个片元变慢了，但整体时间大幅缩短。

SIMD、线程和 warp

每个片元的着色器调用叫一个线程 (thread)，它和 CPU 线程不同，只是一点输入内存加上寄存器空间。
使用同一个着色器的线程打包成组：NVIDIA 叫 warp（32 个线程），AMD 叫 wavefront。
一个 warp 由 8 到 64 个核心以 SIMD（单指令多数据）方式锁步执行，每个线程对应一条 SIMD 通道。这样比给每个程序配独立的控制单元省下大量芯片面积和功耗。
例：2000 个线程 ÷ 32 = 62.5，需要分配 63 个 warp，其中一个只有一半是满的。
一个 warp 遇到访存时整体换出，换入另一个 warp。换入换出不触碰线程数据，只是让核心指向另一组线程，所以几乎零开销。warp 切换是所有 GPU 隐藏延迟的主要机制。

下图是 warp 切换的简化过程：每个 warp 执行到纹理读取就换出，等其他 warp 也停顿后再换回来。

sequenceDiagram
    participant Core as 着色器核心
    participant W1 as Warp 1
    participant W2 as Warp 2
    participant W3 as Warp 3
    Core->>W1: 执行 mad、mul
    W1-->>Core: txr 纹理读取，停顿
    Core->>W2: 换入，执行 mad、mul
    W2-->>Core: txr，停顿
    Core->>W3: 换入，执行 mad、mul
    W3-->>Core: txr，停顿
    Core->>W1: 换回，纹理已返回，继续 cmp、emt

占用率 (Occupancy)

驻留在 GPU 上的 warp 叫"在飞行中 (in flight)"，它们的数量就是占用率。
每个线程用的寄存器越多，能同时驻留的线程和 warp 就越少；着色器使用的共享内存也会影响占用率。
占用率低时，停顿无法靠切换掩盖，性能往往很差；线程太少时也建不出足够的 warp。
访存越频繁，需要的延迟隐藏越多。不过理想的占用率会随着色器的运算类型变化，不一定越高越好。

线程分歧 (Thread Divergence)

着色器里的 if 和循环会造成动态分支。
如果一个 warp 里所有线程都走同一个分支，没有问题。
只要有一个线程走了另一条路，整个 warp 就要两条分支都执行，再丢掉每个线程不需要的结果，其他线程在这段时间里闲着。

在游戏开发中的意义

优化着色器时，减少寄存器占用和访存次数，往往比减少算术指令更重要。
尽量让分支条件在一个 warp 内一致，比如按材质或类型分批绘制；依赖逐像素数据、变化剧烈的分支代价很高。
理解了这套机制，才能看懂 GPU 性能分析工具里的占用率、停顿原因等指标。

GEA 的补充（卷 I 4.11）

GEA 以 AMD GCN 为例说明 wavefront 为什么是 64：计算单元 (CU) 里的 SIMD 单元只有 16 通道宽，但内部是 4 级流水线、一条指令要 4 个周期，CU 对四组 16 个元素重复同一指令，流水线才不空闲，所以一个 wavefront（NVIDIA 称 warp）是 64 个元素。CU 不做推测执行和乱序执行。
GEA 解释零开销切换的硬件原因：每个 SIMD 单元的物理寄存器约为单个 wavefront 可用逻辑寄存器的十倍，最多约十个 wavefront 的寄存器同时常驻，切换时无需保存寄存器。这与本页「寄存器用得越多，驻留的 warp 越少」的占用率结论是同一件事的两面。
术语：GEA 明确说「GPU 线程」就是一条 SIMD 通道；本页（RTR4）说一个 warp 由 8 到 64 个核心锁步执行、每个线程对应一条 SIMD 通道。两者一致，只是 GEA 把通道宽度（16）与 wavefront 大小（64）区分得更清楚。详见 GPGPU 编程入门。